岗位职责
- 进行顶层和/或模块级设计和仿真
- 设计/实现 SoC 核心部件，包括时钟/复位生成、电源领域相关内容、启动、电源管理块等
- 前端工作，包括模块级(和/或顶层)综合，时序分析，CDC 检查，代码质量检查，一致性检查等
- 网表门级 ECO
- 支持模块级和/或顶层验证
- 支持 FPGA 平台开发和FPGA bit file 生成
任职资格及技能要求
- 积极主动和自我指导
- 良好的文档编写能力
- 英语良好
- 计算机科学、电气、电子工程或相关专业本科及以上学历
- 对 CPU、总线、存储单元、外设、GPIO 到时钟、复位、电源、启动电源、睡眠/唤醒、中断、安全等 SoC 架构方面有较强的知识
- 5 年以上 SoC 数字设计经验(有无线 SoC 经验者优先)
- 较强的Verilog RTL编码和仿真能力(有 metal 层 ECO 经验者优先)
- 熟悉操作系统/驱动程序(C语言编程能力优先)
- 熟悉仿真、综合 DC/DCT/DCG、PT 等前端 EDA 工具